## DRIVING METHOD OF PLASMA DISPLAY PANEL

Publication number: JP2001312244

Publication date:

2001-11-09

Inventor:

SHIGETA TETSUYA; NAGAKUBO TETSURO; HONDA

KOJI

Applicant:

PIONEER ELECTRONIC CORP

Classification:

- international:

G09G3/20; G09G3/28; G09G3/288; G09G3/20;

G09G3/28; (IPC1-7): G09G3/28; G09G3/20

- European:

G09G3/28T; G09G3/20G6F; G09G3/20G8S2; G09G3/20G10; G09G3/20G20; G09G3/288C2R; G09G3/288C4; G09G3/288C4D; G09G3/288C4E;

G09G3/288C4S

Application number: JP20000127727 20000427 Priority number(s): JP20000127727 20000427


Also published as:

US6642911 (B2) US2002018030 (A1)

Report a data error here

#### Abstract of JP2001312244

PROBLEM TO BE SOLVED: To provide a driving method of plasma display panel capable of enhancing the contrast while preventing a pseudo contour. SOLUTION: In only a leading subfield, only discharge cells other than a discharge cell bearing a display whose luminance level is zero are made to be writhingly discharged selectively to initialized to be in states of luminescent cells. Then, in only one of subfields other than the leading subfield, discharge cells being in the states of the luminescent cells are made to be erasigly discharged selectively in accordance with picture data to be shifted to be in states of non-luminescent cells and only discharge cells being in states of luminescent states are made to emit light by the number of light emissions assigned in accordance with the weighting of the subfield.



		<u> </u>											
		-		:									
			÷										

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-312244 (P2001-312244A)

(43)公開日 平成13年11月9日(2001.11.9)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマ	~  <sup>+</sup> (参考)
G 0 9 G	3/28		G 0 9 G	3/20	641	E 5	C080
	3/20	641			641	R	
			*		642	E	
		642		3/28	-	K	
					]	H	
			<b></b>	未簡朱	請求項の数3	OL	(全 14 頁)
(21)出願番号	}	特顧2000-127727(P2000-127727)	(71)出願人	0000050	)16		
				パイオン	二ア株式会社		
(22)出廣日		平成12年4月27日(2000.4.27)		34番	日号		
			(72)発明者	重田	<b>断也</b>		
				山梨県・	中巨摩郡田當町	西花輪2	680番地 パ
				イオニン	了株式会社内		
			(72)発明者	長久保	哲朗		
				山梨県中	中巨摩郡田富町	雪花輪2	680番地 パ
				イオニン	了株式会社内		

(74)代理人 100079119

弁理士 藤村 元彦


最終頁に続く

## (54) 【発明の名称】 プラズマディスプレイパネルの駆動方法

## (57)【要約】

【課題】 偽輪郭を防止しつつコントラストを向上させることができるブラズマディスプレイパネルの駆動方法を提供することを目的とする。

【解決手段】 先頭サブフィールドにおいてのみで輝度レベル0の表示を担う放電セルを除く他の放電セルのみを選択的に書込放電せしめてこれらを発光セルの状態に初期化する。そして、先頭サブフィールドを除く他のサブフィールドの内のいずれか1のサブフィールドにおいてのみで上記発光セルの状態にある放電セルを画素データに応じて選択的に消去放電せしめて非発光セルの状態に推移せしめ、発光セルの状態にある放電セルのみをそのサブフィールドの重み付けに対応して割り当てた発光回数だけ発光せしめる。



1

#### 【特許請求の範囲】

【請求項1】 表示ラインに対応した複数の行電極と前記行電極に交叉して配列された複数の列電極との交差部に画素を担う放電セルを形成しているブラズマディスプレイパネルを映像信号に応じて階調駆動するブラズマディスプレイパネルの駆動方法であって、

前記映像信号における1フィールドの表示期間を複数のサブフィールドに分割した際の先頭サブフィールドにおいてのみで、前記放電セル各々の内で輝度レベル0の表示を担う放電セルを除く他の放電セルのみを選択的に書 10 込放電せしめてこれらを発光セルの状態に初期化し、

前記先頭サブフィールドを除く他のサブフィールド各々の内のいずれか1のサブフィールドにおいてのみで前記 発光セルの状態にある前記放電セルを前記映像信号に対 応した画素データに応じて選択的に消去放電せしめて非 発光セルの状態に推移せしめ、

前記サブフィールドの各々において、前記発光セルの状態にある前記放電セルのみを前記サブフィールド各々の重み付けに対応して割り当てた発光回数だけ発光せしめることを特徴とするプラズマディスプレイパネルの駆動 20 方法。

【請求項2】 前記書込放電の直後に前記発光セルの状態にある放電セルの各々に対してプライミング放電を生起せしめることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項3】 複数の前記フィールド毎に、全ての前記 放電セルに対してプライミング放電を生起せしめること を特徴とする請求項1記載のプラズマディスプレイバネ ルの駆動方法。

## 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。 【0002】

【従来の技術】現在、薄型表示装置として、AC型(交 流放電型)のプラズマディスプレイバネルが製品化され てきている。かかるブラズマディスプレイパネルは、放 電現象を利用して発光するものである為、最高輝度レベ ルに対応した"発光"状態、及び最低輝度レベルに対応し た"非発光"状態の2つの状態しかもたない。そこで、こ 40 のようなブラズマディスプレイパネルに対して、入力映 像信号に対応した中間調の表示輝度を得るべく、サブフ ィールド法を用いた階調駆動を実施する。サブフィール F法では、入力映像信号に対応したNビットの画素デー タの各ビット桁に対応させて、1フィールドの表示期間 をN個のサブフィールドに分割する。そして、これらN 個のサブフィールド各々に、画素データの各ビット桁の 重み付けに対応した発光回数(発光期間)を割り当て、上 記画素データビットに応じて各放電セルを選択的に発光 せしめる。

【0003】例えば、図1に示されるように、1フィールドの表示期間を6個のサブフィールドSF1~SF6

に分割した場合には、各サブフィールドに、

SF1:1

SF2:2

SF3:4

SF4:8 SF5:16

SF6:32

0 なる発光回数を割り当てる。

【0004】この際、上記サブフィールドSF1~SF6の内のSF6のみで放電セルを発光させると、1フィールド表示期間を通じて32回分の発光が為されて、輝度"32"の表示輝度が視覚される。一方、又、サブフィールドSF6を除く他のサブフィールドSF1~SF5において放電セルを発光させると、1フィールド表示期間を通じて合計31回(16+8+4+2+1)分の発光が為されて、輝度"31"の表示輝度が視覚される。

【0005】すなわち、発光を実施させるサブフィール **ドの組み合わせにより、64種類の輝度が段階的に得ら** れる、いわゆる64階調の輝度表示が可能となるのであ る。ここで、図1に示されるように、輝度"32"の表示 輝度を得る場合と、輝度"31"の表示輝度を得る場合と では、1フィールド期間内での発光パターンが反転して いる。つまり、1フィールド期間内において輝度"32" の表示輝度が得られる放電セルの発光期間中は、輝度" 31"の表示輝度が得られる放電セルは非発光状態にあ り、輝度"31"の表示輝度が得られる放電セルの発光期 間中は、輝度"32"の表示輝度が得られる放電セルは非 30 発光状態にある。との際、1画面内において輝度"32" で表示させるべき領域(以下、表示領域E32と称する) と、輝度"31"で表示させるべき領域(以下、表示領域 E31と称する)とが互いに隣接する画像が表示された 場合には、以下の如き不具合が生じる。

【0006】例えば、表示領域E32に存在する放電セルが非発光状態から発光状態へと推移する直前に、表示領域E32からE31へと視線を移すと、両表示領域の非発光状態のみを連続して見ることになる。よって、その境界上に暗い線が視覚されことになり、これが画素データとは何等関係のない偽の輪郭となって現れて表示品質を低下させるのである。

【0007】又、上記サブフィールド法に基づく階調駆動を実施するにあたり、ブラズマディスプレイバネルでは放電現象を利用することにより、上述した如き発光動作のみならず、全放電セルの初期化及び発光させるべき放電セルの設定等を行う。従って、画像内容に関与しない放電をも実施しなければならず、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。

50 【0008】更に、現在、かかるPDPを製品化するに

あたり、低消費電力を実現することが一般的な課題とな っている。

#### [0009]

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、偽輪郭を抑制し つつも低消費電力にてコントラストの向上を図ることが 出来るブラズマディスプレイパネルの駆動方法を提供す ることを目的とする。

### [0010]

ィスプレイバネルの駆動方法は、表示ラインに対応した 複数の行電極と前記行電極に交叉して配列された複数の 列電極との交差部に画素を担う放電セルを形成している プラズマディスプレイバネルを映像信号に応じて階調駆 動するプラズマディスプレイバネルの駆動方法であっ て、前記映像信号における1フィールドの表示期間を複 数のサブフィールドに分割した際の先頭サブフィールド においてのみで、前記放電セル各々の内で輝度レベル0 の表示を担う放電セルを除く他の放電セルのみを選択的 に書込放電せしめてこれらを発光セルの状態に初期化 し、前記先頭サブフィールドを除く他のサブフィールド 各々の内のいずれか1のサブフィールドにおいてのみで 前記発光セルの状態にある前記放電セルを前記映像信号 に対応した画素データに応じて選択的に消去放電せしめ て非発光セルの状態に推移せしめ、前記サブフィールド の各々において、前記発光セルの状態にある前記放電セ ルのみを前記サブフィールド各々の重み付けに対応して 割り当てた発光回数だけ発光せしめる。

#### [0011]

【発明の実施の形態】以下、本発明の実施例を図を参照 30 しつつ説明する。図2は、本発明による駆動方法に基づ いてフラズマディスプレイパネルを階調駆動するブラズ マディスプレイ装置の概略構成を示す図である。図2に 示されるように、かかるプラズマディスプレイ装置は、 プラズマディスプレイパネルとしてのPDP10と、以 下に説明するが如き各種機能モジュールからなる駆動部 とから構成されている。

【0012】PDP10は、アドレス電極としてのm個 の列電極D,~D。と、これら列電極各々と交叉して配 列された夫々n個の行電極X、~X。及び行電極Y」~ Y』を備えている。とれら行電極X及び行電極Yの一対 にて、PDP10における1表示ライン分に対応した行 電極を形成している。行電極X及びYと列電極Dとの間 には、放電ガスが封入されている放電空間が形成されて おり、この放電空間を含む各行電極対と列電極との交差 部に画素を担う放電セルが構築される構造となってい

【0013】駆動部は、同期検出回路1、駆動制御回路 2、A/D変換器3、データ変換回路30、メモリ4、

2サスティンドライバ8から構成される。同期検出回路 1は、入力映像信号中から垂直同期信号を検出した場合 には垂直同期検出信号V、水平同期信号を検出した場合 には水平同期検出信号Hを発生してこれらを駆動制御回 路2に供給する。A/D変換器3は、入力映像信号をサ ンプリングしてこれを1画素毎の例えば8ビットの画素 データPDに変換してデータ変換回路30に供給する。 【0014】データ変換回路30は、かかる8ビットの 画素データPDを14ビットの駆動画素データGDに変 【課題を解決するための手段】本発明によるブラズマデ 10 換し、これをメモリ4に供給する。図3は、かかるデー タ変換回路30の内部構成を示す図である。図3におい て、第1データ変換回路32は、8ビットで"0"~"2 55"なる範囲で輝度レベルを表現し得る上記画素デー タPDを、図4に示されるが如き変換特性に従って"0" ~"224"なる輝度レベル範囲の8ビットの輝度抑制画 素データPD』に変換し、これを多階調化処理回路33 に供給する。

> 【0015】多階調化処理回路33は、8ビットの上記 輝度抑制画素データPD』に対し、輝度分布に応じたビ 20 ット圧縮を伴う誤差拡散処理及びディザ処理等の多階調 化処理を施して4ビットの多階調化処理画素データPD s を求める。図5は、かかる多階調化処理回路33の内 部構成を示す図である。図5に示されるが如く、多階調 処理回路33は、誤差拡散処理回路330及びディザ処 理回路350から構成される。

【0016】先ず、誤差拡散処理回路330におけるデ ータ分離回路331は、上記第1データ変換回路32か ら供給された8ビットの輝度抑制画素データPD」の下 位2ビット分を誤差データ、上位6ビット分を表示デー タとして分離する。加算器332は、かかる誤差データ と、遅延回路334からの遅延出力と、係数乗算器33 5の乗算出力とを加算して得た加算値を遅延回路336 に供給する。遅延回路336は、加算器332から供給 された加算値を、画素データPDのサンプリング周期と 同一時間を有する遅延時間 D だけ遅らせ、これを遅延加 算信号AD」として上記係数乗算器335及び遅延回路 337に夫々供給する。係数乗算器335は、上記遅延 加算信号AD』に所定係数値K 』(例えば、"7/16")を乗 算して得られた乗算結果を上記加算器332に供給す 40 る。遅延回路337は、上記遅延加算信号AD」を更に (1水平走査期間-上記遅延時間D×4)なる時間だけ 遅延させたものを遅延加算信号AD』として遅延回路3 38に供給する。遅延回路338は、かかる遅延加算信 号AD2 を更に上記遅延時間Dだけ遅延させたものを遅 延加算信号AD、として係数乗算器339に供給する。 又、遅延回路338は、かかる遅延加算信号AD2を更 に上記遅延時間D×2なる時間分だけ遅延させたものを 遅延加算信号AD4 として係数乗算器340に供給す る。更に、遅延回路338は、かかる遅延加算信号AD アドレスドライバ6、第1サスティンドライバ7及び第 50 2を上記遅延時間D×3なる時間分だけ遅延させたもの

を遅延加算信号AD。として係数乗算器341に供給す る。係数乗算器339は、上記遅延加算信号AD。に所 定係数値K。(例えば、"3/16")を乗算して得られた乗算 結果を加算器342に供給する。係数乗算器340は、 上記遅延加算信号AD₄ に所定係数値K。(例えば、"5/ 16")を乗算して得られた乗算結果を加算器342に供給 する。係数乗算器341は、上記遅延加算信号AD。に 所定係数値K。(例えば、"1/16")を乗算して得られた乗 算結果を加算器342に供給する。加算器342は、上 記係数乗算器339、340及び341各々から供給さ 10 に確認される場合があり画質を損なってしまう。そこ れた乗算結果を加算して得られた加算信号を上記遅延回 路334に供給する。遅延回路334は、かかる加算信 号を上記遅延時間Dなる時間分だけ遅延させて上記加算 器332に供給する。加算器332は、上記データ分離 回路331から供給された誤差データと、遅延回路33 4からの遅延出力と、係数乗算器335の乗算出力との 加算結果に桁上げがない場合には論理レベル"0"、桁上 げがある場合には論理レベル"1"のキャリアウト信号C oを発生して加算器333に供給する。加算器333 は、上記データ分離回路331から供給された表示デー タに、上記キャリアウト信号C。を加算したものを6ビ ットの誤差拡散処理画素データEDとして出力する。 【0017】以下に、かかる構成からなる誤差拡散処理 回路330の動作について説明する。例えば、図6に示 されるが如きPDP10の画素G(j,k)に対応した誤差 拡散処理画素データEDを求める場合、先ず、かかる画 素G(j,k)の左横の画素G(j,k-1)、左斜め上の画素G(j -1,k-1)、真上の画素G(j-1,k)、及び右斜め上の画素G (j-1,k+1)各々に対応した各誤差データ、すなわち、 画素G(j,k-1)に対応した誤差データ:遅延加算信号A

画素G(j−1,k+1)に対応した誤差データ:遅延加算信号 ADз

画素G(j-1,k)に対応した誤差データ:遅延加算信号A  $D_{\mathbf{4}}$ 

画素G(j-1,k-1)に対応した誤差データ:遅延加算信号 ADs

各々を、上述した如き所定の係数値K↓~K↓をもって 重み付け加算する。次に、との加算結果に、上記輝度抑 制画素データPD」の下位2ビット分、すなわち画素G 40 (j,k)に対応した誤差データを加算する。そして、かか **る加算によって得られた1ビット分のキャリアウト信号** C。を輝度抑制画素データPDLの上位6ビット分、す なわち画素G(i,k)に対応した表示データに加算したも のを誤差拡散処理画素データEDとして出力するのであ る。

【0018】このように、誤差拡散処理回路330で は、輝度抑制画素データPDLの上位6ピットを表示デ ータ、下位2ビットを誤差データと捉え、周辺画素G (j,k-1)、G(j-1,k+1)、G(j-1,k)、G(j-1,k-1)各々で 50 に変更して行く。

得られた上記誤差データを重み付け加算したものを上記 表示データに反映させて誤差拡散処理画素データEDを 得る。かかる動作により、原画素 {G(j,k)} における 下位2ビット分の輝度が上記周辺画素により擬似的に表 現され、それ故に8ビットよりも少ないビット数、すな わち6ビット分の表示データにて、8ビット分の画素デ ータPDと同等の輝度階調表現が可能になるのである。 尚、との誤差拡散の係数値が各画素に対して一定に加算 されていると、誤差拡散パターンによるノイズが視覚的 で、後述するディザ係数の場合と同様に4つの画素各々 に割り当てるべき誤差拡散の係数K<sub>1</sub>~K<sub>4</sub>を1フィー ルド毎に変更するようにしても良い。

【0019】図5に示されるディザ処理回路350は、 かかる誤差拡散処理回路330から供給された誤差拡散 処理画素データEDにディザ処理を施すことにより、6 ビットで表現し得る輝度階調数を維持しつつもビット数 を更に4ピットに減らした多階調化処理画素データPD s を生成する。尚、かかるディザ処理では、隣接する複 20 数個の画素により1つの中間表示レベルを表現するもの である。例えば、8ビットの画素データの内の上位6ビ ットの画素データを用いて8ビット相当の階調表示を行 う場合、左右、上下に互いに隣接する4つの画素を1組 とし、この1組の各画素に対応した画素データ各々に、 互いに異なる係数値からなる4つのディザ係数a~dを 夫々割り当てて加算する。かかるディザ処理によれば、 4 画素で4つの異なる中間表示レベルの組み合わせが発 生することになる。よって、例え画素データのビット数 が6ビットであっても、表現出来る輝度階調レベルは4 30 倍、すなわち、8ビット相当の中間調表示が可能となる のである。

【0020】しかしながら、ディザ係数a~dなるディ ザバターンが各画素に対して一定に加算されていると、 とのディザパターンによるノイズが視覚的に確認される 場合があり画質を損なってしまう。そこで、ディザ処理 回路350においては、4つの画素各々に割り当てるべ き上記ディザ係数a~dを1フィールド毎に変更するよ うにしている。

【0021】図7は、かかるディザ処理回路350の内 部構成を示す図である。図7において、ディザ係数発生 回路352は、互いに隣接する4つの画素毎に4つのデ ィザ係数a、b、c、dを発生してこれらを順次加算器 351に供給する。例えば、図8に示されるように、第 j 行に対応した画素G(j,k)及び画素G(j,k+1)、第(j + 1 )行に対応した画素G (j+1,k)及び画素G (j+1,k+1) なる4つの画素各々に対応した4つのディザ係数a、 b、c、dを発生する。この際、ディザ係数発生回路3 **52は、これら4つの画素各々に割り当てるべき上記デ** ィザ係数a~dを図8に示されるように1フィールド毎 【0022】すなわち、最初の第1フィールドにおいては、

画素G(j,k) : ディザ係数 a
画素G(j,k+1) : ディザ係数 b
画素G(j+1,k) : ディザ係数 c
画素G(j+1,k+1) : ディザ係数 d
次の第2フィールドにおいては、
画素G(j,k) : ディザ係数 b

画素G(j,k+1) : ディザ係数 a 画素G(j+1,k) : ディザ係数 d

画素G(j+1,k+1):ディザ係数c 次の第3フィールドにおいては、

画素G(j,k) : ディザ係数d 画素G(j,k+1) : ディザ係数 c 画素G(j+1,k) : ディザ係数 b 画素G(j+1,k+1): ディザ係数 a そして、第4フィールドにおいては、

画素G(j,k) : ディザ係数 c 画素G(j,k+1) : ディザ係数 d 画素G(j+1,k) : ディザ係数 a 画素G(j+1,k+1): ディザ係数 b

の如き割り当てにてディザ係数 a ~ d を発生し、この第 1フィールド~第4フィールド各々での動作を繰り返し 実行する。すなわち、上記第4フィールドでのディザ係 数発生動作が終了したら、再び、上記第1フィールドの 動作に戻って、前述した動作を繰り返すのである。

【0023】加算器351は、上記誤差拡散処理回路330から供給されてくる上記画素G(j,k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k+1)各々に対応した誤差拡散処理画素データED各々に、上記ディザ係数30~~dを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路353に供給する。例えば、図8に示される第1フィールドにおいては、画素G(j,k)に対応した誤差拡散処理画素データED+ディザ係数a、画素G(j,k+1)に対応した誤差拡散処理画素データED+ディザ係数b、画素G(j+1,k)に対応した誤差拡散処理画素データED+ディザ係数c、画素G(j+1,k+1)に対応した誤差拡散処理画素データED+ディザ係数c、画素G(j+1,k+1)に対応した誤差拡散処理画素データとして上位ビット抽出回路353に順次供給して行くのである。40

【0024】上位ビット抽出回路353は、かかるディザ加算画素データの上位4ビット分までを抽出し、これを多階調化処理画素データPD。として図3に示される第2データ変換回路34は、図9に示されるが如き変換テーブルに従って、かかる多階調化処理画素データPD。を第0~第14ビットからなる駆動画素データGDに変換して、メモリ4に供給する。

【0025】メモリ4は、駆動制御回路2から供給され ルスを生成する。例えば、アドレスドライバ6は、上記 た書込信号に従って上記駆動画素データGDを順次書き 50 初期化データビットRDBの論理レベルが"1"である場

8

【0026】次に、メモリ4は、駆動画素データGD 10 . . . ~G D . ... 各々の第1ビット目を駆動画素データビ ットDB1」、~DB1』。と捉え、これらを1表示ラ イン分ずつ読み出してアドレスドライバ6に供給する。 次に、メモリ4は、駆動画素データGD<sub>11</sub>~GD<sub>10</sub> 各々の第2ビット目を駆動画素データビットDB2」」 ~DB2。』と捉え、これらを1表示ライン分ずつ読み 出してアドレスドライバ6に供給する。次に、メモリ4 は、駆動画素データGD、」~GD。」各々の第3ビッ ト目を駆動画素データビットDB3<sub>11</sub>~DB3<sub>nm</sub>と 捉え、これらを1表示ライン分ずつ読み出してアドレス 20 ドライバ6に供給する。以下、同様にして、メモリ4 は、駆動画素データGD」」~GD。』各々の第4ビッ ト目~第14ビット目各々を駆動画素データビットDB 3~DB14と捉え、夫々、1表示ライン分ずつ読み出 してアドレスドライバ6に供給する。

【0027】駆動制御回路2は、図10に示されるが如き発光駆動フォーマットに従ってPDP10を階調駆動すべき各種タイミング信号を発生して、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。尚、図10に示される発光駆動フォーマットでは、1フィールドの表示期間を14個のサブフィールドSF1~SF14に分割し、各サブフィールド内において画素データ書込行程Wc及び発光維持行程Icを夫々実行する。更に、先頭のサブフィールドSF1においてのみで選択初期化行程SRcを実行し、最後尾のサブフィールドSF14においてのみで消去行程Eを実行する。この際、図10に示される発光駆動フォーマットでは、各画素データ書込行程Wcでの画素データの書込方法として、選択消去アドレス法を採用している。

40 【0028】図11は、図10に示される発光駆動フォーマットに従ってアドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10の列電極及び行電極対に印加する各種駆動バルスと、その印加タイミングを示す図である。図11において、サブフィールドSF1のみで実施される選択初期化行程SRcでは、アドレスドライバ6は、上記メモリ4から読み出された初期化データビットRDB」、~RDB。』各々に応じたバルス電圧を有する初期化データバルスを生成する。例えば、アドレスドライバ6は、上記 20 2012年1月11日では2012年1日11日では2012年1日11日においては2012年1日11日に対している。

合には高電圧、"0"である場合には低電圧(0ボルト)の 初期化データバルスを生成する。そして、アドレスドラ イバ6は、かかる初期化データパルスを1表示ライン分 ずつグループ化した初期化データパルス群RDP、~R DP』を、図11に示されるように順次、PDP10の 列電極Dı~D』に印加して行く。更に、かかる選択初 期化行程SRcでは、第2サスティンドライバ8が、上 記初期化データバルス群RDP、~RDP。各々の印加 タイミングと同一タイミングにて負極性の走査パルスS Pw を発生し、これを図11に示されるが如く行電極Y 1 ~ Y 、 へと順次印加して行く。

【0029】との際、上記走査パルスSP▼が印加され た表示ラインと、高電圧の初期化データパルスが印加さ れた"列"との交差部の放電セルにのみ書込放電が生起さ れ、その放電セルの放電空間内には荷電粒子が発生す る。そして、かかる書込放電の終息後、その放電セル内 には壁電荷が形成され、この放電セルは"発光セル"の状 態に初期化される。一方、上記走査バルスSPw が印加 されたものの低電圧の初期化データパルスが印加された 放電セルには上述のような書込放電は生起されない。よ 20 って、その放電セル内には上述した如き壁電荷が形成さ れず、この放電セルは"非発光セル"状態のままである。 【0030】そして、走査パルスSPw が行電極Y。 に 印加された後、第2サスティンドライバ8は、図11に 示されるが如き正極性のプライミングパルスPPy を行 電極Y1~Y。の各々に同時に印加する。その後、第1 サスティンドライバ7は、図11に示されるが如き正極 性のプライミングパルスPPxを行電極X1~X。の各 々に同時に印加する。上記プライミングパルスPPャ 及 留している放電セルのみで2回分のプライミング放電が 生起され、その放電終息後に再び壁電荷が形成される。 つまり、前述した如き書込放電の生起された放電セルに 対してのみにプライミング放電が生起され、上記書込放 電によって形成されたものの時間経過と共に減少してし まった荷電粒子が再形成されるのである。

【0031】ととで、上記書込放電が生起されるのか否 かは、図9に示される駆動画素データGDの第0ビット の論理レベルに依存している。尚、かかる駆動画素デー タGDの第0ビットは、図9に示されるように、多階調 40 に基づく1表示ライン分毎の画素データバルス群D 化処理画素データPDsが"0000"、すなわち輝度レ ベル"0"を表す場合には論理レベル"0"となり、PDs が輝度レベル"0"以外の輝度を表す場合には、論理レベ ル"1"となる。そして、駆動画素データGDの第0ビッ トが論理レベル"1"である場合に限り上述した如き書込 放電を生起させ、第0ビットが論理レベル"0"である場 合には一切放電を起こさないのである。

【0032】従って、上記選択初期化行程SRcの実行 によれば、輝度レベル"0"以外の輝度を表す画素データ に対応した放電セルの各々には上記書込放電に伴う壁電 50

荷が形成され、"発光セル"の状態に初期化される。一 方、輝度レベル"0"を表す画素データに対応した放電セ ルの各々には放電が起こらないので上述した如き壁電荷 も形成されず、"非発光セル"の状態のままとなる。すな わち、そもそも輝度レベル"0"の表示では放電セルを発 光させる必要は無いので、この放電セルに対しては、" 発光セル"の状態に初期化させる為の書込放電を生起さ せないようにしたのである。

【0033】次に、各サブフィールド内で実施される画 10 素データ書込行程Wcでは、アドレスドライバ6が、上 記メモリ4から供給された駆動画素データビットDBに 応じたバルス電圧を有する画素データバルスを生成す る。例えば、アドレスドライバ6は、駆動画素データビ ットDBの論理レベルが"Ⅰ"である場合には高電圧の画 素データパルスを生成し、"0"である場合には低電圧 (0 ボルト)の画素データパルスを生成する。そして、ア ドレスドライバ6は、上記画素データパルスを1表示ラ イン分毎にグループ化した画素データバルス群DPを順 次、列電極Dı~D』に印加して行く。

【0034】ここで、サブフィールドSF1の画素デー タ書込行程Wcでは、メモリ4からは、前述した如き駆 動画素データビットDBlil~DBle。各々が1表 示ライン分ずつ順次読み出される。従って、との間、ア ドレスドライバ6は、かかる駆動画素データビットDB 1,1~DB1。』に基づいて生成した1表示ライン分 毎の画素データパルス群DP1、DP2、DP3、・・・ ・、 DP。を図11に示されるように順次、列電極D: ~D』に印加して行く。又、サブフィールドSF2の画 素データ書込行程Wcでは、メモリ4からは、前述した びプライミングバルスPPxの印加により、壁電荷が残 30 如き駆動画素データビットDB2.1~DB2.3 各々 が [表示ライン分ずつ順次読み出される。従って、この 間、アドレスドライバ6は、かかる駆動画素データビッ トDB2.1~DB2.m に基づいて生成した1表示ラ イン分毎の画素データバルス群DP』、DP』、D P。、・・・・、DP。を図11に示されるように順次、列 電極 $D_1 \sim D_m$  に印加して行く。以下、同様にしてサブ フィールドSF3~SF14各々の画素データ書込行程 Wcにおいて、アドレスドライバ6は、メモリ4から読 み出された駆動画素データビットDB3~DB14各々 P<sub>1</sub>、DP<sub>2</sub>、DP<sub>3</sub>、····、DP<sub>n</sub>を順次、列電極D ,~D』に印加して行く。

> 【0035】更に、上記画素データ書込行程Wcでは、 第2サスティンドライバ8が、上記画素データバルス群 DP」、DP2、・・・・、DP。各々の印加タイミングと 同一タイミングにて負極性の走査バルスSP。を発生す る。そして、かかる走査バルスSP。を図11に示され るように、行電極X、~X、へと順次印加して行く。か かる画素データ書込行程Wcにおいて、上記走査パルス SPnが印加された表示ラインと、高電圧の画素データ

12

バルスが印加された"列"との交差部の放電セルにのみ放 電(選択消去放電)が生じる。かかる選択消去放電によ り、その放電セル内に形成されていた壁電荷は消滅し、 との放電セルは"非発光セル"の状態に推移する。一方、 上記走査バルスSP。が印加されたものの低電圧の画素 データバルスが印加された放電セルには上述のような選 択消去放電は生起されず、上記選択初期化行程SRcに て初期化された状態、つまり"発光セル"の状態が保持さ れる。

11

【0036】すなわち、画素データ書込行程Wcによれ ば、入力映像信号に対応した各画素毎の画素データに応 じて各放電セルが"発光セル"あるいは"非発光セル"の状 態に設定される、いわゆる画素データの書込が為される のである。次に、各サブフィールド内の発光維持行程 I cでは、第1サスティンドライバ7及び第2サスティン ドライバ8各々が、図11に示されるが如く行電極X<sub>1</sub> ~X。及びY」~Y。に対して交互に正極性の維持バル スIPx 及びIPx を繰り返し印加する。この際、各発 光維持行程Icにおいて印加すべき維持パルスIPの回 異なっている。 例えば、サブフィールドSF1での発光 実施回数(プライミングバルスPPェ 及びPPェ に基づ く2回分+SF1の発光維持行程Icで印加する維持パ ルスIPの数)を"1"とした場合、

SF1:1

SF2:3

SF3:5

SF4:8

SF5:10

SF6:13

SF7:16

SF8:19

SF9:22

SF10:25

SF11:28

SF12:32

SF13:35

SF14:39 である。

【0037】かかる発光維持行程Icの実行により、壁 電荷が残留したままとなっている放電セル、すなわち" 発光セル"のみが、上記維持バルス  $IP_x$  及び  $IP_y$  が 印加される度に維持放電し、上記回数(期間)分だけその 維持放電に伴う発光を繰り返す。次に、1フィールド表 示期間中の最後尾のサブフィールドSF14のみで実施 される消去行程Eでは、第2サスティンドライバ8が、 図11に示されるが如き消去バルスEPを行電極Y.~ Y. に印加して全放電セルを一斉に消去放電せしめる。 これにより、各放電セル内に残留していた壁電荷は全て 消滅する。

【0038】以上の如き動作により、PDP10の画面 上には、1フィールド表示期間内において上記サブフィ ールドSF各々の維持発光行程Icで実施された発光の 合計回数に応じた表示輝度が現れる。尚、各サブフィー ルドの発光維持行程Icで上記維持放電を生起させるか 否かは、そのサブフィールド内の画素データ書込行程₩ cにおいて選択消去放電を生起させるか否かにより決定 する。ととで、図9に示されるが如き駆動画素データG Dのビットパターンによれば、同図中において黒丸にて 10 示されるように、1フィールド表示期間中における多く とも1つのサブフィールドの画素データ書込行程Wck おいてのみで選択消去放電が生起される。よって、先頭 サブフィールドSF1の選択初期化行程SR৫にて形成 された壁電荷は上記選択消去放電が生起されるまでの間 残留して各放電セルは"発光セル"の状態を維持する。従 って、その間に存在するサブフィールド各々(白丸にて 示す)の発光維持行程 I c各々において連続して発光が生 じることになる。この際、図9に示されるように、上記 選択消去放電によって一旦、非発光状態に推移した放電 数は、各サブフィールドの階調輝度の重み付けに応じて 20 セルは、その1フィールド内において再び"発光セル"の 状態に推移することはない。よって、図1に示されるが 如き、1フィールド表示期間内において放電セルが発光 状態にある期間と、非発光状態にある期間とが反転する ような発光パターンは存在しないので、偽輪郭の発生が 抑制されるようになる。

> 【0039】図9に示されるが如き15系統のビットバ ターンを取り得る駆動画素データGDを用いて、図10 及び図11に示されるが如き階調駆動を実施すれば、各 ビットバターンに応じた15系統の発光駆動が為され、

30 {0,1,4,9,17,27,40,56,75,97,122,150,182,217,255} なる 1 5 階調分の中間表示輝度が得られる。

【0040】一方、A/D変換器3にて得られた画素デ ータPDは、8ビット、すなわち、256段階の中間調 を表現し得るものである。そとで、上記15階調の階調 駆動によっても擬似的に256段階の中間調表示を実現 させるべく、図3に示される多階調化処理回路33によ って多階調化処理を実施しているのである。更に、本発 明では、選択初期化行程SRcにおいて、輝度レベル" 0"の表示、つまり黒表示を担う放電セルに対してはそ の初期化の為の書込放電を生起させないようにしてい る。よって、との黒表示を担う放電セルでは一切、放電 発光が生じないので、黒表示に対するコントラストが向 上する。

【0041】尚、上記実施例においては、先頭のサブフ ィールドSF1において、画素データ書込行程₩cを実 行するようにしている。しかしながら、輝度レベル"0" 以外の輝度レベルを担う放電セルは、必ずサブフィール ドSF1の発光維持行程Icにおいて発光させることに なるので、サブフィールドSF1の画素データ書込行程 50 Wcをわざわざ実施する必要はない。

【0042】図12は、かかる点に鑑みて為された発光 駆動フォーマットを示す図である。又、図13は、この 発光駆動フォーマットに従ってアドレスドライバ6、第 1サスティンドライバ7及び第2サスティンドライバ8 各々がPDP10の列電極及び行電極対に印加する各種 駆動バルスと、その印加タイミングを示す図である。図 12に示される発光駆動フォーマットでは、各サブフィ ールド内において発光維持行程 I cを実行し、先頭のサ ブフィールドSF1を除く他のサブフィールドの各々に おいて画素データ書込行程Wcを実行する。そして、先 頭のサブフィールドSF1においてのみで選択初期化行 程SRc'を実行し、最後尾のサブフィールドSF14に おいてのみで消去行程Eを実行する。

13

【0043】尚、図12及び図13に示される階調駆動 では、サブフィールドSF1を除く他のサブフィールド SF2~SF14各々での動作は、図10及び図11に 示されるものと同一である。よって、以下にサブフィー ルドSF 1内での動作のみ説明する。図13に示される ように、選択初期化行程SRc'では、アドレスドライバ 6が、上記メモリ4から読み出された初期化データビッ 20 せないようにしたのである。 トRDB,,~RDB,,為々に応じたパルス電圧を有 する初期化データバルスを生成する。との際、前述した ように、初期化データビットRDBとは、図9に示され る駆動画素データGDの第Oビット目の論理レベルを示 すものである。例えば、アドレスドライバ6は、上記初 期化データビットRDBの論理レベルが"1"である場合 には高電圧、"0"である場合には低電圧(0ボルト)の初 脚化データパルスを生成する。そして、アドレスドライ バ6は、かかる初期化データバルスを1表示ライン分ず つグループ化した初期化データバルス群RDP、~RD 30 電してそれに伴う発光を繰り返す。 P。を、図13に示されるように順次、PDP10の列 電極D、~D。に印加して行く。更に、かかる選択初期 化行程SRc'では、第2サスティンドライバ8が、上記 初期化データバルス群RDP、~RDP、各々の印加タ イミングと同一タイミングにて負極性の走査バルスSP w を発生し、これを行電極Y, ~Y, へと順次印加して 行く。

【0044】この際、上記走査バルスSPwが印加され た表示ラインと、高電圧の初期化データパルスが印加さ れた"列"との交差部の放電セルにのみ書込放電が生起さ 40 れ、その放電セルの放電空間内には荷電粒子が発生す る。そして、かかる書込放電の終息後、その放電セル内 には壁電荷が形成され、との放電セルは"発光セル"の状 態に初期化される。一方、上記走査パルスSPャが印加 されたものの低電圧の初期化データパルスが印加された 放電セルには上述のような書込放電は生起されない。よ って、その放電セル内には上述した如き壁電荷が形成さ れず、この放電セルは"非発光セル"状態のままである。 【0045】ととで、上記書込放電が生起されるのか否

の論理レベルに依存している。尚、かかる駆動画素デー タGDの第0ビットは、図9に示されるように、多階調 化処理画素データPD。が"0000"、すなわち輝度レ ベル"0"を表す場合には論理レベル"0"となり、PDs が輝度レベル"0"以外の輝度を表す場合には、論理レベ ル" 1 "となる。そして、駆動画素データGDの第0ビッ トが論理レベル"1"である場合に限り上述した如き書込 放電を生起させ、第0ビットが論理レベル"0"である場 合には一切放電を起こさないのである。

【0046】従って、上記選択初期化行程SRc'の実行 によれば、輝度レベル"0"以外の輝度を表す画素データ に対応した放電セルの各々には上記書込放電に伴う壁電 荷が形成されて、"発光セル"の状態に初期化される。一 方、輝度レベル"0"を表す画素データに対応した放電セ ルの各々には放電が起こらないので上述した如き壁電荷 も形成されず、"非発光セル"の状態のままとなる。すな わち、輝度レベルが"0"となる黒表示では放電セルを発 光させる必要は無いので、との放電セルに対しては、" 発光セル"の状態に初期化させる為の書込放電を生起さ

【0047】上記選択初期化行程SRc'の実行後、サブ フィールドSF1では画素データ書込行程Wcを実行せ ずに直ちに発光維持行程 I cを実行する。尚、画素デー タ書込行程Wcを実行しないので、図9に示される駆動 画素データGDの第1ビット目は使用しない。サブフィ ールドSF1での発光維持行程Icによれば、上記選択 初期化行程SRc'において"発光セル"の状態に初期化さ れた放電セルのみが、図13に示されるが如き上記維持 バルスIPx 及びIPx が交互に印加される度に維持放

【0048】このように、図12及び図13に示される 階調駆動におけるサブフィールドSF1では、選択初期 化行程SRc'の後、画素データ書込行程Wcを実行せず に発光維持行程 I cに移行するので、図10及び図11 に示される駆動に比してサブフィールドSFlの実行に 費やされる時間が短縮される。従って、その時間短縮分 だけ、サブフィールドSF1~SF14各々の発光維持 行程Icで実施すべき発光回数を増加すれば高輝度表示 が為されるようになる。又、上記時間短縮分だけ、1フ ィールド表示期間内でのサブフィールド数を増やせば輝 度階調数も増加するので、画像の表示品質を高めること が可能となるのである。

【0049】尚、上記実施例に示される階調駆動では、 低輝度レベルの画像に対応した映像信号が連続して供給 された場合には維持放電の実施回数も減るので、各放電 セル内のプライミング効果が低くなって放電が良好に生 起されにくくなる。つまり、選択初期化行程SRc(SR c')での選択書込放電、及び画素データ書込行程Wcでの 選択消去放電が不安定になるのである。

【0050】そこで、所定数のフィールド毎に、上記選 かは、図9に示される駆動画素データGDの第0ビット 50

択初期化行程SRc(SRc')の直前にブライミング放電 を生起させるプライミング行程を設けることにより、選 択初期化行程SRc(SRc')における選択書込放電を確 実に生起させるようにする。この際、上記プライミング 放電は、例えば図11に示されるが如き正極性のプライ ミングパルスPPを行電極に印加することにより生起さ

15

【0051】又、サブフィールド各々の内のいずれか1 のサブフィールドでの画素データ書込行程Wckで選択 消去放電の対象となった放電セルを、その次のサブフィ 10 ールドの画素データ書込行程Wcktおいて再び選択消去 放電の対象とすることにより、画素データ書込動作を確 実にするようにしても良い。この際、第2データ変換回 路34では図14に示されるデータ変換テーブルを採用 する。従って、このデータ変換テーブルに基づいて変換 された駆動画素データGDによれば、図14中の黒丸に 示されるように、互いに連続した2つのサブフィールド 各々の画素データ書込行程₩cにて、連続して選択消去 放電が実施されるのである。かかる動作によれば、例 に消去させることが出来なくても、2回目の選択消去放 電により壁電荷の消去が為されるようになるので、画素 データ書込動作が確実に為される。

#### [0052]

せる。

【発明の効果】以上詳述した如く、本発明においては、 先頭のサブフィールドにおいてのみで、プラズマディス プレイパネルの放電セル各々の内で輝度レベル0の表示 を担う放電セルを除く他の放電セルのみを選択的に書込 放電せしめてこれらを発光セルの状態に初期化する。そ して、先頭サブフィールドを除く他のサブフィールド各 30 ってPDP10に印加される各種駆動バルスと、その印 々の内のいずれか1のサブフィールドにおいてのみで上 記発光セルの状態にある放電セルを画素データに応じて 選択的に消去放電せしめて非発光セルの状態に推移せし める。更に、各サブフィールドにおいて上記発光セルの 状態にある放電セルのみをそのサブフィールドの重み付 けに対応して割り当てた発光回数だけ発光せしめる。

【0053】よって、1フィールドの表示期間内におい て放電セルが発光状態にある期間と、非発光状態にある 期間とが反転するような発光バターンが存在しないの で、偽輪郭の発生が抑制されるようになる。更に、本発 40 8 第2サスティンドライバ 明においては、輝度レベル0の表示(黒表示)を担うこと になる放電セルに対しては、初期化、つまり壁電荷の形 成を行わない。従って、本発明によれば、黒表示を担う ととになる放電セルでは、壁電荷を形成させる為の放電 (発光を伴う)が一切為されないので、黒表示でのコント ラストが向上するのである。

【図面の簡単な説明】

【図1】サブフィールド法に基づく従来の輝度階調動作 を説明する為の図である。

【図2】本発明による駆動方法に従ってプラズマディス プレイバネルを駆動するプラズマディスプレイ装置の概 略構成を示す図である。

【図3】データ変換回路30の内部構成を示す図であ

【図4】第1データ変換回路32によるデータ変換特性 を示す図である。

【図5】多階調処理回路33の内部構成を示す図であ

【図6】誤差拡散処理回路330の動作を説明する為の 図である。

【図7】ディザ処理回路350の内部構成を示す図であ

【図8】ディザ処理回路350の動作を説明する為の図 である。

【図9】第2データ変換回路34におけるデータ変換テ え、1回目の選択消去放電で放電セル内の壁電荷を正常 20 ーブルと、1フィールド表示期間内での発光駆動バター ンとを示す図である。

> 【図10】本発明による駆動方法に基づく発光駆動フォ ーマットの一例を示す図である。

> 【図11】図10に示される発光駆動フォーマットに従 ってPDP10に印加される各種駆動パルスと、その印 加タイミングを示す図である。


> 【図12】本発明による駆動方法に基づく発光駆動フォ ーマットの他の一例を示す図である。

> 【図13】図12に示される発光駆動フォーマットに従 加タイミングを示す図である。


> 【図14】画素データ書込動作を確実にする際に第2デ ータ変換回路34で採用するデータ変換テーブルと、1 フィールド表示期間内での発光駆動バターンとを示す図 である。


【主要部分の符号の説明】

- 2 駆動制御回路
- 6 アドレスドライバ
- 7 第1サスティンドライバ
- 10 PDP
- 30 データ変換回路
- 32 第1データ変換回路
- 33 多階調化処理回路
- 34 第2データ変換回路




【図2】







【図4】



【図5】



【図8】




[図9]

		第2データ変換同館34のデータ変換テーブル														1フィールドにおける発光駆動パターン												表示			
附嗣	PDe	0	1	2	3	4	ŷ	e C	D,	8	9	10	11	12	13	14	SF -	SF 2	SF 3	6F 4	6F 5	SF 4	5F 7	SF B	SF 9	SF 10	SF 11	SF 12	SF 13	5F	輝度
1	0000	0	1	0	0	0	0	Ð	0	Đ	0	0	9	0	0	0	Г														0
2	0001	1	0	1	O	0	0	0	Q	D	0	8	0	0	0	0	0														1
3	0010	1	Đ	Ð	1	0	Đ	Ð	0	0	0	0	0	0	0	0	0	0	•												4
4	0011	1	0	0	D	1	Û	Û	0	0	Đ	Ò	Û	0	0	0	0	0	0	•											3
5	0100	1	G	0	D	0	1	IJ	C	0	0	D	0	0	G	0	٥	0	0	O	•										17
6	0101	1	0	Ð	0	0	0	1	0	0	0	0	0	0	0	D	0	0	0	0	0										27
7	0110	1	0	0	0	0	0	O	1	D	0	0	0	0	0	D:	0	0	0	О	0	0	٠								40
8	0111	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	О	0	О	0	•							56
9	1000	1	۵	U	0	0	0	0	0	0	1	0	ø	0	0	0	0	0	0	0	0	О	О	0	٠						75
10	1001	1	0	0	C	0	0	0	0	0	0	1	0	0	0	0	0	0	O	Ö	0	0	0	0	О	•					97
11	1010	1	0	0	D	0	0	Ð	0	0	D	0	1	0	0	0	0	Ω	О	0	О	О	0	О	О	О	•				122
12	1011	1	0	0	0	0	O	Q	0	0	Ū	Ü	0	1	0	Đ	0	Ö	O	0	0	О	0	0	0	0	0	•			150
13	1100	1	0	0	٥	0	0	0	0	Q	0	0	Ġ	0	1	0	0	O	О	О	0	О	О	О	0	0	О	0			1B2
14	1101	1	0	0	٥	۵	0	3	0	O	0	Q	0	0	0	1	0	0	0	0	O	Ö	0	0	0	О	0	О	0	•	217
15	1110	1	Q	0	0	Ö	G	0	0	۵	0	0	D	0	0	0	9	0	0	O	Q	Q	0	0	0	0	0	0	0	0	255


①:週択書込放電+"先光"

● :選択消去放電


【図10】




【図11】



[図12]



【図13】



【図14】

		第2データ変集回路84のデータ変換テーブル														1フィールドにおける第光駆動パターン											表示				
推到	PDs	F _	_		_			C	(H)				_		_		SF	SF	SF	 5手	SF	SF	9F	SF	SF	SF	SF.	SF.	SF	SF	4.
		<u></u>	<u>!</u>	2	3	4	_ 5		7	8	Đ	10	11	12	13	14	1	2	1	4	5	٠	1	6	8	10	11	12	13		講成
1	0000	0	ŧ	1	D	0	0	0	Q	0	Q	0	Ü	G	Œ	0															0
Ž	0001	1	C	1	ı	Ð	0	0	Đ	0	0	0	0	0	0	0	0														1
1	0010	1	Œ	0	1	1	0	0	Q	0	0	0	0	O	0	0	0	O													4
4	0011	1	0	0	0	1	1	0	0	0	0	0	Û	0	D	0	0	0	0	•	•										8
5	0100	1	C	Q	0	a	1	1	Q	Ö	G	0	0	0	0	0	0	O	0	O	•										17
ŧ	0101	1	G	Ð	0	Q	0	1	1	0	0	0	0	0	0	0	0	0	0	Q	0	•									27
7	0110	1	Ü	0	0	0	0	Ç	1	1	0	0	0	0	0	0	Ø	0	0	0	0	0		•							40
8	0111	1	O	Đ	0	0	0	0	0	1	1	0	0	Đ	0	0	0	О	O	O	О	0	0		•						56
9	1000	1	0	0	0	0	0	0	0	Đ	1	1	0	Ð	Q	0	0	0	0	0	О	O	O	0	•	•					75
10	1001	1	0	D	0	0	0	0	0	0	0	1	1	D	0	0	0	0	0	0	Ó	O	О	О	О	•					97
11	1010	1	0	Q	0	0	0	0	0	Đ	0	0	1	ì	0	0	0	0	0	0	О	O	О	O	О	Q	•	•			122
ΙŻ	1011	1	Q	Û	0	0	0	0	0	0	0	0	Ū	1	1	Q	0	О	О	О	О	O	Q	O	O	0	0	•	•		150
13	1100	1	0	0	0	0	0	0	0	0	0	0	0	0	1	1	O	0	0	O	0	O	O	O	0	0	0	0		•	182
34	1101	1	0	0	ø	ø	0	Ð	0	D	0	0	0	0	Đ	1	9	0	0	0	0	0	0	О	O	O	О	O	O	•	217
15	1110	1	0	D	0	0	۵	0	9	O	0	٥	ņ	0	٥	O	0	O	0	O	0	O	0	0	0	0	O	0	O	a	255

<sup>□:</sup>逐択書込放電+"発光"○: "勞光"■:逐択消去放電

フロントベージの続き

(72)発明者 本田 広史 山梨県中巨摩郡田富町西花輪2680番地 バ イオニア株式会社内 F ターム(参考) 5C080 AA05 BB05 DD01 DD30 EE19 EE29 FF12 GG12 JJ02 JJ04 JJ05